Стешенко В.Б., Попова Т.В., Малашевич Д.Б. Основы HDL Verilog как средства проектирования цифровых устройств

Учебное пособие. — Под ред. А.И. Сухопарова. — М.: МИЭТ, 2006. — 136 с.: ил.Изложены теоретические положения, составляющие основу языка высокого уровня Verilog. Освещен круг вопросов, знание которых необходимо начинающему пользователю языка. Рассмотрены основные понятия Verilog. Приводятся структуры как всего Verilog-проекта, так и различных по назначению модулей. Подробно излагаются конструкции операторов, блоков, циклов, системных директив и прочих составных частей языка, имеющих наиболее частое применение. Рассматриваются формы автоматного описания БИС, структура Verilog-проекта для конечных автоматов. Анализируются современные средства синтеза, а также методология создания моделей и синтезопригодных Verilog-описаний цифровых устройств.
Изложение материала сопровождается примерами описания алгоритмов функционирования цифровых устройств как на уровне логических вентилей, так и на поведенческом уровне. Приводятся примеры проектирования автоматов Мили и Мура средствами языка Verilog.
Пособие предназначено для студентов, изучающих Verilog. Оно может также представлять интерес для специалистов — разработчиков цифровых устройств.